PCB 布局布线指导
笔记 / 硬件基础
原理图决定电路”能不能工作”，PCB 决定电路”工作得好不好”。同一张原理图，布局布线不同，结果可能是稳定的产品，也可能是随机复位、EMI 超标、纹波巨大的样机。
本篇是一份可以贴在工位上的速查清单。元件本身的知识见 硬件基础 分类——比如”去耦电容要贴近电源脚”这条，原因在 电容选型与电路角色。
一、布局六大原则
| # | 原则 | 要点 |
|---|---|---|
| 1 | 先大后小 | 主控芯片/大器件先定位，小器件围绕大器件就近摆放 |
| 2 | 信号流向 | 按信号路径顺序布局，输入到输出一条线，避免来回交叉 |
| 3 | 分区布局 | 数字区/模拟区/电源区/射频区物理隔离，高速区远离敏感区 |
| 4 | 就近原则 | 去耦电容紧贴芯片电源脚（< 3mm），晶振紧贴 MCU |
| 5 | 散热考虑 | 发热元件（电源 IC / MOS）靠近板边或铺铜区，留散热空间 |
| 6 | 接口靠边 | USB / 串口 / 电源接口一律靠板边缘，方便插拔 |
图：数字区（DIGITAL，MCU/逻辑/存储/接口）、模拟区（ANALOG，ADC/DAC/运放/传感器）、射频区（RF，射频芯片/天线/匹配网络）、电源区（POWER，DC-DC/LDO/电源管理）在板面上一块块分开
💡 分区的本质是**“让干扰源和敏感电路离得足够远”**——数字电路的高速翻转是噪声源，模拟与射频电路是受害者，把它们放在板子两端，比任何滤波都更省事、更彻底。
二、布线十大规则
| # | 规则 | 要点 |
|---|---|---|
| 1 | 线宽规范 | 电源线 30–80 mil，信号线 8–12 mil（1 A 电流约 40 mil，铜厚 1 oz） |
| 2 | 直角禁忌 | 禁止 90° 直角走线，用 45° 或圆弧（直角尖端辐射 EMI） |
| 3 | 关键信号最短 | 高频时钟 / 复位 / 差分对走线最短且等长 |
| 4 | 电源走线加粗 | 大电流路径铺铜或加宽，减少压降和发热 |
| 5 | 避免环路 | 信号回路面积最小化，减少天线效应 |
| 6 | 地平面完整 | 优先完整 GND 铺铜，避免分割，过孔连接 |
| 7 | 差分对走线 | 等长等距平行（USB D+/D−、CAN_H/CAN_L） |
| 8 | 晶振下方禁止走线 | 晶振区域挖空其他信号，包地处理 |
| 9 | 敏感信号隔离 | ADC 模拟输入远离时钟/电源开关线，包地屏蔽 |
| 10 | 测试点预留 | 关键信号留测试点，方便调试 |
⚠️ 第 5 条最容易被忽视：信号去和回的面积越小越好。走线绕远路再回来，中间那块面积就是一个天线——它既向外辐射，也把外界的干扰收进来。
三、电源电路（DC-DC）布局要点
图：VIN → Cin（大电容 + 0.1µF）→ DC-DC IC（VIN/SW/GND/FB）→ L → VOUT 与 Cout（输出电容），FB 反馈线从输出电容端取样
| 要点 | 做法 |
|---|---|
| DC-DC 功率回路最小化 | Cin 紧贴 IC，SW 到电感走线短粗 |
| 输入电容优先级 | 大电容（电解）在外，小电容（0.1µF）最贴近 IC 引脚 |
| 电源路径 | 先大电容后小电容，串联而非并联分支 |
| 开关节点（SW）铺铜 | 面积适中：太大辐射，太小损耗 |
| 反馈线 | 远离电感和 SW 节点，从输出电容直接取样 |
💡 这五条的共同指向是同一个东西：把电流的”去”和”回”围成一个尽可能小的圈。 开关电源的辐射与纹波几乎都和这个圈的面积成正比——面积一小，很多问题会自动消失。
四、多层板叠层建议（Stackup）
图：左侧三张层叠表——2 层板：TOP（信号+电源）/ BOTTOM（完整 GND 铺铜）；4 层板：TOP（信号）/ L2（完整 GND）/ L3（电源）/ BOTTOM（信号）；6 层板：信号 / GND / 信号 / 电源 / GND / 信号。右侧为对应的三维层叠示意
核心原则：每个信号层紧邻完整参考平面。
| 层数 | 叠层 | 说明 |
|---|---|---|
| 2 层板 | TOP：信号 + 电源 BOTTOM：完整 GND 铺铜 | 元件面走信号，另一整面做地 |
| 4 层板 | TOP：信号 L2：完整 GND L3：电源 BOTTOM：信号 | 信号层各有参考平面，性价比最高的常规选择 |
| 6 层板 | L1 信号 / L2 GND / L3 信号 / L4 电源 / L5 GND / L6 信号 | 每一信号层都紧邻平面，适配高速设计 |
⚠️ “紧邻完整参考平面”是叠层的唯一目的：信号回流电流永远走阻抗最小的路径，也就是紧贴信号线正下方的那层平面。平面被割断或离得太远，回流就得绕路——环路面积立刻变大，EMI 与串扰随之而来。
五、常见错误与修正（Wrong vs Right）
图：五组「错误 / 修正」对照图，逐条整理如下
| # | 错误（Wrong） | 修正（Right） |
|---|---|---|
| 1 | 去耦电容离芯片太远（> 10mm） | 紧贴电源脚（< 3mm） |
| 2 | 直角走线（90°） | 45° 角 |
| 3 | 地平面被分割成孤岛 | 完整铺铜 + 过孔缝合 |
| 4 | 晶振下方走线 | 晶振区挖空包地 |
| 5 | 电源线走细线 | 按电流加宽及铺铜 |
💡 五组错误里有四组都指向”回路/参考平面被破坏”——去耦电容拉远则回路变大，地平面分割则回流无路可走，直角走线则产生局部阻抗突变，电源线过细则压降发热。把”回流路径”这一件事想清楚，绝大部分布局问题都会提前暴露。
六、设计检查清单（Checklist）
出图前逐条打勾：
- 去耦电容紧贴芯片？
- 接口器件靠边？
- 晶振紧贴 MCU 且包地？
- 丝印清晰不压焊盘？
- 大电流线宽足够？
- 安装孔/定位孔预留？
- 无直角走线？
- 测试点预留？
- 地平面完整无分割？
- DRC 检查通过？
七、PCB 设计优秀实践示例
图：① 完整 GND 铺铜（整面地平面）；② 差分对走线（D+ / D− 等距、等长）；③ 去耦电容布局（电容紧贴电源脚）
良好的布局布线是产品稳定可靠的基石 | 规范设计，减少调试成本。
小结
| 板块 | 一句话记住 |
|---|---|
| 布局六原则 | 先大后小、流向清晰、分区分开、就近放置、留散热、接口靠边 |
| 布线十规则 | 核心是回路面积最小 + 参考平面完整 + 关键信号最短 |
| 电源布局 | 功率回路越小越好，输入电容分层放置、0.1µF 最靠引脚 |
| 叠层 | 每个信号层紧邻完整参考平面 |
| 常见错误 | 五组里有四组都是”回流路径被破坏” |
| 检查清单 | 出图前逐条打勾，比事后飞线便宜得多 |
PCB 设计看起来有条条框框，但真正的地基只有一句话：让电流怎么去、就怎么原路回来，且这条路越短越宽越好。 线宽、叠层、分区、包地、过孔缝合，全都是为了让这句话成立。