电机电流采样电路详解

引言

电机控制的本质是控制电流：转矩与相电流成正比，磁场定向控制（FOC）把”实时、准确地知道相电流是多少”当作整个算法的前提。获取这个信息的手段是欧姆定律——串一段小电阻，测它上面的压降，乘回去就是电流。

采样电阻放在哪里，决定了电路的共模电压、运放要求和测到的电流含义。同一个毫欧级电阻，放在地回路上、放在电源轨上、或者串在电机相线里，这三种情形的差别很大。ST 的应用笔记 AN6320 把这套拓扑讲得很系统，本文循着它的框架展开。

三相逆变桥有六个开关管（三桥臂，见 MOS管基础），电机接在三个桥臂中点之间。采样电阻的可选位置归为四类，先列全景表：

位置	共模电压	运放要求	测到的是什么	对地短路检测	典型用途
低边·单电阻（全局）	≈ 0 V	普通低压运放	总回路电流，非相电流	不能	过流/故障检测
低边·每桥臂（三电阻）	≈ 0 V	普通低压运放	相电流（仅在下管导通窗口内）	不能	FOC 主流方案
高边（电源轨）	= 母线电压	高共模运放	母线电流，非相电流	能	短路保护、泄漏检测
相线（inline）	随 PWM 摆动	高共模 + 快速抑制	相电流，连续可读	能	高端 FOC（EPS、eTurbo）

四种位置都涉及同一个变量：共模电压。运放放大的只是电阻两端那几十毫伏的差分信号，但它的两个输入脚各自处在什么电位上，决定了这个运放需要多高的规格。可以这样理解：一个几十毫伏的小信号叠在很高的直流电平上，运放得先容忍这个直流，才谈得上放大差模部分。位置选完，运放的选型范围和系统成本也就基本定了。

ST AN6320 Figure 4：低边全局电流采样——三相逆变桥（T1~T6）驱动电机，单一采样电阻串在总回流路径上回到地，运放放大其两端压降

电阻串在所有桥臂的公共回流路径上，共模电压贴近地，普通低压运放即可使用，成本最低。代价有两点：

流过这个电阻的是三条桥臂电流的合成，再被 PWM 斩波，与任何一相的相电流都对不上。要从这里重建相电流，需要极高压摆率的运放和复杂的重建算法，与低成本的初衷相矛盾；
短路到地时电流不经过这个电阻，检测不到对地故障。

所以这种结构一般只用于过流保护一类的故障检测，不当作控制反馈。

ST AN6320 Figure 5：每桥臂低边电流采样——每个桥臂下管的源极与地之间各串一个采样电阻，各自配运放；第三路测量可选，可由控制器算出

把电阻放进每个桥臂、放在下管和地之间，就是 FOC 里最常见的三电阻低边方案（算法侧见 FOC 磁场定向控制的 C 语言实现）：

共模仍然贴近地，普通运放可用；测的是下管导通期间流过该桥臂的电流，也就是该相的相电流；
三个电流满足 $i_a + i_b + i_c = 0$ （星接无中线），所以第三路测量是可选的：两路实测，第三路用基尔霍夫电流定律算出；
两个代价：一是采样只在该相下管导通的窗口内有效，ADC 触发时刻必须与 PWM 同步（中心对齐 PWM 下通常在计数器重载点采样，此时下管全开，PWM 生成见电机控制的空间矢量调制 SVPWM）；二是地线上的任何波动都会直接进入测量，对布局走线敏感。

低边方案的精度上限由运放失调电压决定：10 mΩ 的电阻上，1 mV 失调对应 100 mA 的电流误差，小电流段的相对误差会明显变大。

ST AN6320 Figure 6：高边电流采样——采样电阻串在电源正轨上、逆变桥之前，需要能承受母线电压共模的专用运放

把电阻从地端移到电源正轨上，性质随之改变：

高边和低边可以组合使用：两处电流相减，差值就是系统的泄漏电流，构成一条现成的绝缘或漏电检测路径。

ST AN6320 Figure 7：相线电流采样——采样电阻直接串在逆变桥输出与电机每相之间，电流传感器需抑制 PWM 开关带来的快速共模跳变

把电阻直接串进电机相线，是理论上最干净的位置：

测到的就是相电流本身，且连续可读，不受 PWM 状态约束，不像低边方案只能在下管导通窗口内采样，极小占空比时也没有时序死角；
能检测相线短路；
代价全在传感器上：相线电位随 PWM 开关在母线电压范围内快速跳变，几十纳秒内变化几十伏，运放两输入端的共模电压是一个方波。普通运放的共模抑制在这么快的边沿下几乎不起作用，必须用带 PWM 抑制电路的专用器件（如 TSC2020：共模输入范围 −4~100 V，零漂移架构）。

这个结构只在矢量控制里有意义，成本也最高，出现在电动转向、eTurbo 这类对电流相位精度要求苛刻的场合。

位置确定之后，信号链就是一条精度预算链。以 AN6320 的演示系统为例（10 mΩ 采样电阻 + TSC2020 增益 20，3.3 V ADC）：

电阻取值是第一项权衡。电阻越大信号越强、对运放失调越不敏感，但损耗是 $I^2R$ 发热，压降也会侵占电压裕量。10 mΩ @ 5 A：压降 50 mV，损耗 0.25 W。电阻再大就要考虑自身温漂吃掉精度（采样电阻要用低温度系数的合金箔，不用厚膜）。

增益把信号抬到 ADC 满量程。5 A × 10 mΩ × 20 = 1 V。双向电流用中点做基准（1.65 V），量程变成 ±8.25 A，ADC 的电流分辨率是：

$\Delta I = \frac{3.3\,\text{V}}{4096 \times 0.01\,\Omega \times 20} \approx 4\,\text{mA}$

误差预算要看最小信号。运放失调、增益误差、基准精度、电阻容差，都要折算回输入端和 50 mV 的信号作比。1% 的采样电阻容差直接是 1% 的增益误差；失调电压是加性误差，小电流时占比最大。

ADC 前留一阶 RC，用于抗混叠并抑制开关噪声，但截止频率不要压太低：FOC 电流环带宽动辄几 kHz，滤波器带来的相位滞后会直接叠加在环路相位上，吃掉稳定裕量。ADC 码值转定点格式的处理见 Q 格式定点运算详解。

电流采样的拓扑选择，取决于三个问题：共模电压是否可接受、是否需要检测对地故障、测到的电流是否就是相电流。低边成本低但受 PWM 时序约束，高边能检测短路，相线给出真值但传感器成本最高。把信号链的误差预算（电阻容差、运放失调、RC 相位）与系统需求对齐，方案就收敛了。